ERROR CORRECTION CODER

Publication number: JP61184930 (A)

Publication date: 1986-08-18

Inventor(s): NAKAMURA KATSUHIRO +

Applicant(s):

NEC CORP + Classification:


H03M13/00; H03M13/00; (IPC1-7): H03M13/00 - international:

- European:

Application number: JP19850024401 19850213 Priority number(s): JP19850024401 19850213

Abstract of JP 61184930 (A)

PURPOSE:To realize easily a coder making a specific code word effective by providing a selecting circuit selecting and outputting an information digit string while it is being inputted and selecting and outputting contents of a resister as a redundant digit string after the input of the information digit string is finished. CONSTITUTION:Both bit patterns X, Y are inhibited with information bit (0, 0), only a bit pattern X is inhibited with information bit (0, 1), only a bit pattern Y is inhibited with (1, 0) and a bit pattern from a read only memory 51 is given as it is in other cases. Each 4-bit bit pattern passing through gate circuits 52-1, 52-2 is subject to modulo 2 at each corresponding bit. The modulo 2 addition is subject to a modulo 2 addition circuit 53. Then a digit pattern converter 6 is constituted identically to PURPOSE:To realize easily a coder making a a digit pattern converter 6 is constituted identically to a digit pattern converter in figure 2 and a data is fed from a register 7 to a redundant digit line in the unit of 2-bit. Through the constitution above, an error correction coder with code length of 12 and information bit of 8 can constitutes a coder with 2-bit parallel input/output.



Data supplied from the espacenet database — Worldwide

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-184930

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)8月18日

H 03 M 13/00

6832 - 5 J

審査請求 未請求 発明の数 1 (全7頁)

誤り訂正符号器 69発明の名称

> ②特 願 昭60-24401

願 昭60(1985) 2月13日 22日

勝洋 中村 ⑫発 明 者

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号 日本電気株式会社 ⑪出 願 人

弁理士 岩佐 義幸 個代 理 人

明細審

1. 発明の名称

誤り訂正符号器

2. 特許請求の範囲

(1) 入力される情報ディジット列に対し、この 情報ディジット列に依存した冗長ディジット列を 付加して出力する誤り訂正符号器において、

カウンタと、このカウンタのカウントに同期し て順に入力される情報ディジットの列を、予め定 めたルールで、前記情報ディジット列に依存して 定めた第1のディジットパターンの列に変換する ディジット列変換器と、このディジット列変換器 から出力される前記第1のディジットパターンを、 後記レジスタの内容に依存して、予め定めたルー ルで、第2のディジットパターンに変換するディ ジットパターン変換器と、前記第2のディジット パターンを格納する前記レジスタと、前記情報デ ィジット列が入力されてくる間は前記情報ディジ ット列を選択して出力し、前記情報ディジット列 が入力され終わったあとは、前記レジスタの内容

を冗長ディジット列として選択し出力する選択回 路とを具備することを特徴とする誤り訂正符号器。 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はディジタルデータの伝送あるいは蓄積 などによって1ブロック内に生じた誤りを検出す る、もしくは検出して訂正する誤り訂正符号の符 号化装置に関する。

(従来技術)

説明の便宜上、データ伝送の場合に即して従来 技術を説明する。

データ伝送における誤りは、伝送路上の雑音に よるものが多いことが認められている。従来、そ のような雑音の影響から逃れるために送信側では 情報ビット列に冗長ビット列を付加して伝送路上 に送り出し、受信側では、その冗長性をもとにこ れを復号することによって誤りを検出し訂正する という方式を採用している。

この冗長ビット列を付加して誤り訂正符号を構 成する方法として、従来一般によく知られ利用さ れているものに、巡回符号を用いる方法がある。 巡回符号についての詳細は、例えば、米国のマグローヒル ブック カンパニー (McGRAW-HILL BO OK COMPANY) から1968年に発行された刊行物 アルジェブライック コーディング セオリー (Algebraic Coding Theory)の8~20ページお よび119~144ページに詳しく述べられている。

この方法について簡潔に述べれば、情報ビット列 a_1 , a_2 , ···, a_K に対応する冗長ビット列 a_{K+1} , a_{K+2} , ···, a_{K+m} は、次のようにして定められ、1 ブロック内に生じた誤りを自動的に校出し訂正できるようになる。

まず、送信するビット列の長さ (符号長) をN (= k + m) として、前記情報ビット列に対応する多項式 I (x) = a_1 x $^{N-1}$ + a_2 x $^{N-2}$ + · · · + a_K x $^{N-K}$ を予め定められた 1 又は 0 を係数とする m 次多項式 g (x) = x^m + g_1 x $^{m-1}$ + · · · + g_{m-1} x + 1 で割り、剰余多項式 R (x) = r_1 x r_1 x r_2 x r_3 + · · · · + r_4 r_5 x r_4 = r_1 x r_4 r_5 + · · · · + r_5 r_6 r_7 r_8

ームと呼ばれる。ついで、S(x) = 0 か否かを 碼べ、S(x) = 0 ならば誤りなし、S(x) ≠ 0 ならば誤りありとする。通常、訂正すべき誤り ビットパターンと余剰多項式S(x)とは 1 対 1 に対応するように生成多項式が選ばれているので、 S(x)より誤りビットの位置が分り、この誤り ビットが訂正される。もちろん、訂正なしで受信 符号の誤りの検出だけにとどめる場合もある。

さて、上記のような誤り訂正符号を構成するための誤り訂正符号器としては、例えば前記刊行物の125ページあるいは128ページなどに具体的な回路のブロック図が記されてあるように、いわゆる符号多項式割算回路を利用するのが常であった。

〔従来技術の問題点〕

しかしながら、符号多項式割算回路を利用した 符号器では、情報ビット列 a 1 , a 2 , · · · , a k および冗長ビット列 a k+1 , a k+2 , · · · · , a k+m の各ビットに対し、それぞれ単項式 x ^{k-1} , x ^{N-2} , · · · , x , 1 を対応づけてできる符号 $x + r_m$ を求める。この際の係数間の演算は 2 を法として行い、 1 + 1 = 0 + 0 = 0 , 1 + 0 = 0 + 1 = 1 , $1 \cdot 1 = 1$, $0 \cdot 1 = 1 \cdot 0 = 0 \cdot 0$ = 0 とする。このとき、冗長ビット列 a_{k+1} , a_{k+2} = r_2 , \cdots , a_{k+m} は、 a_{k+1} = r_1 , a_{k+2} = r_2 , \cdots , a_{k+m} = r_m として定められる。なお、多項式 g(x) は、上記のようにして 構成される誤り訂正符号の生成多項式と呼ばれる。

以上のような符号構成の仕方から、情報ビット列と、得られた冗長ビット列を係数ビット列とする符号多項式A(x).

A $(x) = a_1 x^{N-1} + a_2 x^{N-2} + \cdots + a_k x^{N-K} + a_{K+1} x^{N-K-1} + \cdots + a_{K+m-1} x + a_{K+m}$

は、生成多項式g (x) で割り切れるように構成 されることになる。

一方、受信側では、このように構成された符号を受信しながら、この受信符号多項式を前記生成 多項式で割り、その剰余多項式S(x)を求める。 S(x)の係数パターンは、受信符号のシンドロ

多項式 A (x) が生成多項式 g (x) で割り切れるようにしか構成することができなかった。

またシステム構成の都合から、例えば」ビット 短縮した符号(a_1 , a_2 , \cdots , a_{K-1} , a_{K-1+1} , \cdots , a_{K-1+m}) を構成する場合にも、各ビットに対し、それぞれ単項式 x^{N-1-1} , x^{N-1} , x^{N-1} , x^{N-1} , x^{N-1} , x^{N-1} , x^{N-2} , x^{N-1} , x^{N-2} , x^{N-1} , x^{N-1}

ところが、応用によっては、上記各符号ビットと各単項式の対応づけを上記以外の形で、1対1に対応づけられるようにして符号化することが必要となる。例えば、変復調装置のキャリア位相の不確定性に対処するため、特定の符号語例えばすべて1の符号語(1、1、・・・、1)が有効な符号語となるような短縮符号を構成したい場合や、あるいは、上記対応づけを、送受信者以外に対し秘密にすることによって、送信情報が第三者によ

って改ざんされたか否かの検証、つまりメッセージ認証をも、誤り訂正符号の冗長性に基づいて行おうとする場合である。

従来の誤り訂正符号化回路では、以上のような 応用を実現し得ないという欠点があった。

〔発明の目的〕

本発明の目的は、従来の誤り訂正符号化回路の 欠点を取り除き、新規な符号化法に基づく誤り訂 正符号化回路を提供することにある。

(発明の構成)

本発明は、入力される情報ディジット列に対し、 この情報ディジット列に依存した冗長ディジット 列を付加して出力する誤り訂正符号器において、

カウンタと、このカウンタのカウントに同期して順に入力される情報ディジットの列を、予め定めたルールで、前記情報ディジット列に依存して定めた第1のディジットパターンの列に変換器ではジット列変換器と、このディジットパターンを、後記レジスタの内容に依存して、予め定めたルー

らばすべて 0 ビットからなるm ビットパターンを表す。又、 a 」 B i + a 」 B 」でもって、 a i B i と a j B j との間に対応するディジット毎の演算+が施された結果得られるmディジットパターンを意味するものとする。例えば、 a i がバイナリーのときは、 a i B i と a j B j との間に対応するビット毎の 2 を法とした加算を施して得られるm ビットパターンを意味するものとする。このとき、 m ディジットの冗長ディジットバターン € は、

で表される。ここで、mディジットパターン-A はA+(-A)がすべて0のmディジットパター ンとなるようなディジットパターンである。

受信側では、受信符号語(a'_1 , a'_2 , · · · · · 。 a'_{K+m})に対し、m ディジットパターン 、

 $= (\cdot \cdot \cdot \cdot (((a'_1 B_1 + a'_2 B_2) + a'_3 B_3 + \cdot \cdot \cdot + a'_K B_K) + a'_{K+1} B_{K+1}$

ルで、第2のディジットパターンに変換するディジットパターン変換器と、前記第2のディジットパターンを格納する前記レジスタと、前記情報ディジット列が入力されてくる間は前記情報ディジット列を選択して出力し、前記情報ディジット列が入力され終わったあとは、前記レジスタの内容を冗長ディジット列として選択し出力する選択回路とを具備することを特徴としている。

(発明の原理)

本発明の原理は、次の通りである。情報ディジット列a」、a²、・・・、aょ に対し、mピットの冗長ディジットパターン(a k+i ・ a k+2・・・・、a k+m)を付加するものとする。情報ディジット列の各ディジットに対し、予め定められた各mディジットのパターンB」、B²、・・・・Bょ が対応づけられているものとする。ai・Bi でもって、ai・Bi の間に予め定められた演算が施された結果得られるmディジットパターンを表す。例えば、ai がバイナリーのピットの場合、ai = 1 ならばBi そのものを、ai = 0 な

١

ı · · · · + a'_{K+m} B_{K+m}) · · · · (1) を求める。但し、B_{K+i} は、 (0.0,···,0,1,0,···,0)

なるmディジットパターンである。

ついで、パターンDがすべて0のmディジットパターンとなるか否かを調べ、すべて0のmディジットパターンであれば誤りなし、すべて0のmディジットパターンでなければ、後に例で示すようにDをもとにして誤りディジットの位置と誤りの大きさを推定し訂正する。

本発明では、B1 , B2 , ・・・ , B K , B K+ 1 , ・・・ , B K+m が、任意の m ディジットパク - ンとして前もって選べるように構成されている。 第1 図は、本発明の基本構成図である。

図において、1 は誤り訂正符号器の入力端子、2 はレジスタ、3 は情報ディジットライン、4 はカウンタ、5 はディジット列変換器、6 はディジットパターン変換器、7 はレジスタ、8 は冗長ディジットライン、9 はセレクタ、1 0 は誤り訂正

符号器の出力端子である。

入力端子1から入力された情報ディジットaii a₂, ···, a_Kの列は、一旦レジスタ2にス トアされたのち、情報ディジットライン3を介し てディジット列変換器5に送られ、第1のディジ ットパターンの列 B'1 , B'2 , · · · , B'K に変 換される。その際、入力である情報ディジット列 も、出力であるディジットパターンの列も、カウ ンタ4のカウント (1, 2, · · · , k) に同期 して入出力される。カウンタのカウントiにおけ るディジットパターンB', は、カウントiにおけ るレジスタ7の内容に依存して、ディジットパタ - ン変換器 6 によって第 2 のディジットパターン €: に変換されて、レジスタ7に格納される。最 後の情報ディジットakが入力され終わったあと、 第2のディジットバターン €κ がレジスタ 7 に格 納される。この Cκ が冗長データパターン (a к+ 」, a K+2 , · · · , a K+m) であり、冗長ディ ジットライン8を介して、セレクタ9に供給され る。セレクタ9では、情報ディジット列a; , a

リードオンリメモリ51の出力ビットパターンを そのままの形でビットパターン変換器6への供給 を許可するゲート回路52とから構成されている。 また、ビットパターン変換器6は、4個のモジュロ2加算器61~64で構成されている。これら 加算器の一方の入力端子はゲート回路52の並列 出力端子にそれぞれ接続され、出力端子はレジスタ7の並列入力端子にそれぞれ接続されている。 レジスタ7の並列出力端子はモジュロ2加算器の 他方の入力端子にそれぞれ接続されている。

〔実施例〕

一実施例として、本発明に従って構成した符号 長12、情報ビット数8の誤り訂正符号器を第2 図に示す。第1図と同一の機能を有するブロック ないしラインには、同一の番号を付して示している

この実施例においては、ディジット列変換器 5 は、例えば第 1 表に示すビットパターンが格納されているリードオンリメモリ(またはランダムアクセスメモリ) 5 1 と、対応する情報ビットが 0 のときは、リードオンリメモリ 5 1 の出力ビットパターンのビットパターン変換器 6 への供給をインヒビットし、対応する情報ビットが 1 のときは、

第1表

アドレス	ピッ	۲	パ	ター	ν
0	1	0	1	1	Во
1	1	1	1	1	B ₁
2	0	1	0	1	B 2
3	1	0	1	0	Вз
4	1	1	0	1	B 4
5	0	0	1	1	Bs
6	0	1	1	0	Вь
7	1	1	0	0	В 7
	0	0	0	1	Вв
	0	0	1	0	Вэ
	0	1	0	0	Bio
	1	0	0	0	В 11

第3図は、第2図に示す誤り訂正符号器の動作に用いられるリセットバルスCO、クロックパルスC1および制御パルスC2の波形を示す。リセットパルスCOはカウンタ4およびレジスタ7に供給され、クロックパルスC1はレジスタ2.7

およびカウンタ4に供給され、制御パルスC2は レジスタ7およびセレクタ9に供給される。

ビットパターン変換器 6 は、前述したようにモジュロ 2 加算器 6 $1 \sim 6$ 4 で構成されており、従って例えば $a_0 = a_1 = 1$, $a_2 = a_3 = a_4 = a_5 = a_5 = a_7 = 0$ のときは、レジスタ 7 に最終的に $(1\ 0\ 1\ 1\ 1\ 1\) \oplus (1\ 1\ 1\ 1\ 1\) = (0\ 1\ 0\ 0\ 0\ 1\ 0\ 1\ 0\ 0\ 0\ 0$

以上のように例えばao=a:=1、a₂=aョ=a4=as=as=aァ=0のときの冗長ビットは、as=0、as=0、aιο=1、aιι= 0となる。受信側で、これら情報ビット列および冗長ビット列よりなる誤り訂正符号に対し、前記(1)式を求めると確かにビットパターン(0,0,0,0)が得られるが、例えばビットasが伝送路上でエラーを起こし、0から1になったとすれば、前記(1)式の演算結果はビットパクー

í

ンB5 つまり (0011) となる。一般にピットai が間違うと前記 (1) 式の結果は、第1表に示したピットパターンBi となる。B0 からBii までのピットパターンはすべて相異なるので、得られた演算結果をみて何番目のピットにエラーを生じたかを推定し訂正することができる。

なお、リードオンリメモリ51に第1表で示し

たようなピットパターンの表をいくつか用意し、 どの表を選ぶかを送受信者間の秘密にしておけば、 伝送路上で第三者が故意に伝送内容を改ざんした としても、符号自体の誤り検出能力でもって受信 者には容易に検知されるし、しかも、逆に言って、 第三者は容易には、伝送路上の情報を改ざんでき ない。なぜなら、符号化ルールが分からないから である。

次に、前記符号長12、情報ビット数8の誤り 訂正符号を、例えば2ビット並列処理する場合を 考えてみる。

第1図において、情報ディジットは、Ao = (ao, ai), Ai = (a2, a3), A2 = (a4, a5), A3 = (a6, a7), の2ピット単位で入力端子1に与えられるものとする。レジスタ2も2ピット分のレジスタとする。カウンタ4は、0, I, 2, 3とカウントする。ディジット列変換器5は、例えば第4図の如く構成される。第4図において、アドレス入力ライン41を介して入力されたアドレスに格納してあるピットパク

ーンを、リードオンリメモリ 5 1 は出力する。リードオンリメモリ 5 1 の内容は、第 2 表に示す通 りである。

第2妻

アドレス	ピットパターン									
		x				Y			Ві	
0	1	0	1	1	1	1	1	1	Во	
1	0	ı	0	1	1	0	1	0	Ві	
2	1	1	0	1	0	0	1	1	В 2	
3	0	1	1	0	1	1	0	0	Вз	

第2表において、アドレスiの内容(X, Y)は、第1表におけるアドレス2iの内容(= X)とアドレス(2i+1)の内容(= Y)とから成る。そこで、第2図の誤り訂正符号器と同一の機能を持たせるために、第3図のディジット列変換器では、ゲート回路52-1と52-2を備えて、情報ディジットライン3から入力されてくる2ビット分の情報ビット(x, y)によって上記ビットパターン(X, Y)をゲートする。つまり情

報ビット (0, 0) のときはビットパターンX, Y両方とも、また、情報ビット(0,1)のとき はビットパターンXのみを、(1,0)のときはビ ットパターンYのみをインヒビットし、その他の 場合は、リードオンリメモリ51からのビットパ ターンをそのまま通す。ゲート回路52-1,5 2-2を通り抜けた各々4ピットのピットパター ンを対応するピット毎にモジュロ2加算する。こ のモジュロ2加算は、モジュロ2加算組合せ回路 53にて行われる。ついで、ディジットパターン 変換器6は、第2図のディジットパターン変換器 と同じにし、冗長ディジットラインへは、レジス タ1から2ビット単位で供給するように構成する。 このような構成に従えば、符号長12,情報ビッ ト数8の誤り訂正符号器で、2ビット並列で入出 力される符号器も構成できることがわかる。

以上、本発明の実施例を説明したが本発明はこれら実施例に限定されるものではなく本発明の範囲内で種々の変形、変更が可能なことは勿論である。

〔発明の効果〕

以上述べてきたように、本発明に従えば、従来 の符号多項式割算回路を用いる場合と異なり、特 定の符号語(例えば、すべて1の符号語(1.1. ・・・.1))を有効な符号語として含むような 誤り訂正符号の符号器を、符号長の如何にかかわ らず、容易に構成できる。

更には、メッセージ認証の機能を兼ねた符号器 も容易に構成できる。

これらは、今後のディジタル通信回路網における符号構成上、多大の効果を発揮できることは明 らかである。

4. 図面の簡単な説明

第1図は本発明の基本構成図、

第2図は本発明の一実施例を示す図、

第3図は第2図の実施例の動作に用いられるパルスの波形を示す図、

第4図は第1図におけるディジット列変換器の 一構成例を示す図である。

1・・・・入力端子

2. 7・・・レジスタ

3・・・・情報ディジットライン

4 9

5 ・・・・ディジット列変換器

6 ・・・・ディジットパターン変換器

8・・・・・冗長ディジットライン

9・・・・セレクタ

10 · · · · 出力端子

51・・・・リードオンリメモリ

52-1, 52-2・・・ゲート回路

61,62,63,64


・・・モジュロ2加算器

53・・・・モジュロ2加算組合せ回路

代理人弁理士 岩佐 養幸

特開昭61-184930 (フ)

į



1: 入力端子

2: レジスタ

3:情報ディジットライン

4: カウンタ

5: ディッシー列変換器

6: ディジットパターン空換器

ク: レジスタ

8: 冗長ティシットライン


9: セレクタ

10: 出カ端子


51:リードオンリーメモリ (または ランタン アクセス メモリ) 52:ケート回路 61~64:モシュロ 2 加算器 CO:リセットパルス C1:クロックパルス C2:制御パルス

第 2 図

第 1 図



第 3 図



41: アドレス 入力 ライン 52-1, 52-2: ケート回路

53: モシュロ2 加算組合せ回路

第 4 図